完全集成VCO/PLL内核

  156.25 MHz时，抖动值：0.17 ps均方根值（1.875 MHz至20 MHz）

  125 MHz时，抖动值：0.41 ps均方根值（12 kHz至20 MHz）

  输入晶振或时钟频率：25 MHz

针对156.25 MHz、33.33 MHz、100 MHz和125 MHz预设分频比

可选LVPECL或LVDS输出格式

集成环路滤波器

6路基准时钟输出

速率通过绑定引脚配置

节省空间的6 mm × 6 mm、40引脚LFCSP封装

功耗：0.48 W（LVDS工作模式）

欲了解更多特性，请参考数据手册